在第四届集成芯片和芯粒大会上，长鑫科技总裁曹堪宇在发表主题演讲时全面介绍了公司在DRAM器件、4F²架构及混合键合等方向的技术探索。

　　在DRAM芯片设计领域，6F²是当前行业内的主流架构。所谓“6F²”，是衡量DRAM存储单元面积的核心指标，其中“F”代表晶圆制造工艺中光刻技术所能实现的最小线宽或间距。

　　在一个通常由一个晶体管和一个电容器组成的存储单元中，4F²意味着每个单元仅占据4倍最小特征尺寸的平方。相较于6F²，4F²架构能使单位面积内的晶体管数量增多，从而实现存储密度的提升。

　　然而，从6F²到4F²的跨越绝非易事，其本质上要求晶体管沟道方向发生从水平布局向竖立布局的根本性变革。这意味着过去6F²时代的设计和工艺流程无法被完全复用，整个产业需要整合出一套全新的工艺流程。

　　在此次大会上，曹堪宇深入剖析了这一工艺挑战，并指出了长鑫4F²架构最核心的特色——在DRAM存储阵列晶体管上实现了底层创新，即推出了自研的VSG晶体管。

　　据透露，长鑫自研的VSG晶体管通过垂直包围沟道结构实现更强的栅控能力，解决了漏电与短沟道效应的痛点。同时，竖立的晶体管形态也为芯片面积的微缩提供助力，进一步提升存储密度。

　　DDR5 RDIMM作为当前服务器市场的主流配置，其应用环境复杂，对产品的性能指标、运行稳定性以及系统兼容性提出了极高要求。这使得长鑫的首代4F²产品一出场，便需直面极高的技术与工程壁垒。

　　与我们日常熟悉的消费级低功耗内存产品追求“跑得快”不同，DDR5 RDIMM面对的是一套截然不同的“生存法则”——它追求的是“一直跑，不出错，在哪里都能跑”。

　　这意味着，该产品必须能够支持服务器7×24小时不间断高强度运行，必须能够经受住服务器维护时带电热插拔所产生的瞬间电压冲击，必须与市面上不同厂商、不同代际的CPU和主板顺利完成多达数百项的严苛兼容性测试，更要在进行极速数据传输时，确保高速信号在较长的模组走线上不发生衰减、不出现误码。

　　伴随着底层架构的全面突破，长鑫的商业化落地步伐也在加速。曹堪宇官宣，预计年底将推出融合上述先进技术的新一代DDR5 RDIMM产品。